1. 研究目的与意义
研究背景：
在集成电路设计、制造和封装测试是IC产业的三大支柱。IC封装直接影响IC本身的电性能、机械性能、热性能和光性能，同时也影响到电子整机系统的小型化和可靠性。半个世纪以来，伴随着圆片制造技术的不断提高，IC的封装从单一的双列直插封装（DIP）逐步扩展到四边扁平封装（QFP）、球栅阵列（BGA）、芯片尺寸封装（CSP）和圆片级封装（WLP）等多种封装形式。
三维封装技术（3D packaging）的实质是在X、Y（2D）平面的基础上进一步向 Z方向发展的微电子高密度组装。它可将多个相同或不同功能的芯片堆叠在一起，使单个封装能够实现更大的容量或更多的功能，形成系统封装。此外还有功耗低、速度快等优点，可以使电子信息产品的尺寸和重量减小很多。这些技术优势加上多媒体及便携式无线通信设备的使用需求使得这一新型封装方式拥有广阔的发展空间。初级的3D芯片叠层封装就是把多个芯片在垂直方向上累叠起来，利用传统的有引线封装结构，然后再进行封装。由于这种结构的特殊性，芯片和基板之间、芯片和芯片之间的互连是叠层封装的关键。现在普遍是以引线键合方式实现叠层封装的互连，其方式主要有2 种：一种是金字塔型的叠层封装，使用大小不同的芯片，上层芯片的面积要小于下层，这样下层芯片表面就有足够的面积和空间可以用来进行引线键合；另一种是使用大小相同的芯片，通过在上下层芯片之间加入一层垫片(spacer)以便于下层芯片的引线键合，垫片是一块面积比上下层芯片小的普通硅片。使用这两种结构都可以制造出多层芯片的叠层封装。
2. 研究内容与预期目标
主要研究内容：
分析叠层芯片封装的特点，总结出工艺难点，包括晶圆研磨后应力发生翘曲和断裂，芯片的粘贴，低弧度引线键合，并根据这些结论设计实验参数和方案。选择成熟的TSOP（Thin Small Outline Packag）封装形式，结合叠层芯片封装的特点，使用传统环氧树脂粘合剂和环氧树脂薄膜两组芯片粘贴材料，设计封装流程，择材料和设备，进行叠层封装工艺实验。结合叠层芯片封装的特点，制定出在各个制程使用的设备、关键参数和检查项目等信息。通过制程控制计划对相应封装工艺进行跟踪，列出关键工艺的检查设备和检查方法，统计出各个工艺缺陷。封装完成后使用X-ray射线来检测封装体内部缺陷，对线弧，气孔等进行定性测量，并对叠层芯片多层焊线进行检查。通过C-SAM检测来发现在芯片框架与芯片、芯片表面与塑封料、芯片与芯片之间的分层，并通过一定的分层判定的标准，来界定产品是否能否通过MSL测试，进一步提出工艺的改进方案。
预期目标：
3. 研究方法与步骤
研究方法：
通过制程控制计划来规定实验使用的设备、关键参数、产品和制程标准、检查
项目、检查方法和检查频率等。叠层芯片制程控制计划是在原有单芯片TSOP封装的基础上，结合叠层芯片封装的特点，初步制定出在各个制程使用的设备、关键参数和检查项目等信息。封装完成后，使用X-ray射线和C-SEM检测。
4. 参考文献
[1] H．阿德比利迈克尔．派克电子封装技术与可靠性[M]．化学工业出版社，2012:1-9
[2] 孙宏伟．叠层芯片封装技术与工艺探讨[J]．电子工业专用设备，2006:1-22
[3] 颜学优．封装堆叠（PoP）可靠性的研究[D]，华南理工大学，2010:10-12
5. 工作计划
第1周~第3周：有针对性的学习课题相关资料,学习半导体封装的工艺流程，设定方案，撰写开题报告。
第4周~第7周：初步了解对应课题相关叠层芯片封装的特点及工艺设计。
第8周~第10周: 进行封装工艺缺陷问题分析，并不断优化，完成主设计内容。
以上是毕业论文开题报告，课题毕业论文、任务书、外文翻译、程序设计、图纸设计等资料可联系客服协助查找。
