1. 研究目的与意义
随着时代的进步，定时器已经进入我们生活的点点滴滴。我们人类最早使用的定时工具是沙漏或水漏,但在钟表诞生发展成熟之后,人们开始尝试使用这种全新的计时工具来改进定时器,达到准确控制时间的目的。定时器以时基单元为核心，功能包含输入捕获，输出比较，PWM生成等等，拥有十分广泛的应用。定时器不仅有以上功能，人们甚至将定时器用在了军事方面,制成了定时炸弹,定时雷管。现在的不少家用电器都安装了定时器来控制开关或工作时间。此次制作高级定时器的芯片采用的是SI24R1b，此类芯片具有超低功耗的特性，专为低功耗无线场合设计，集成嵌入式ARQ基带协议引擎的无线收发器芯片。基于数字技术的定时器功能强大，体积小，重量轻，携带方便，灵活好用，配以适当的接口芯片，可以构造各种各样、功能各异的微电子产品。自20世纪中期以来,集成电路遵循摩尔定律飞速发展。集成电路产业的兴起奠定了现代信息技术的基石,没有半导体技术发展就没有信息技术日新月异的变化。
芯片设计的物理实施通常被简称为布局布线（PR,place-and-route）,布图规划的内容就是对芯片内部结构的完整规划与设计,而其目标包括：确定芯片面积,确保时序收敛,保证芯片稳定,满足布线要求。而placement阶段的优化由为重要。
2. 课题关键问题和重难点
关键问题：
在进行place阶段之前,尽量让floorplan摆放的规范，在进行数字后端实现时如何正确的布局布线，如何长出完美的时钟树，如何进行时序优化，这些都是值得重点研究的问题。
难点：在布局布线，时序优化时产生的一些问题
3. 国内外研究现状（文献综述）
在集成电路设计中,从Verilog/Vhdl代码（RTL级）编写验证再通过综合（synthesis）转换成门级网表（gate netlist）的过程称为前端设计。接下来的工作是门级网表物理实现,即把门级网表转换成版图,指将前端设计产生的门级网表通过EDA设计工具进行布局布线和进行物理验证并最终产生供制造用的GDSII数据的过程这个过程称为后端设计,而后端包括floorplan、Place Opt、Clock Concurrent Optimization Technology、Post-CTS hold Opt、Routing、Post-Route setup Opt、Post-Route holdup Opt等过程。
Floorplan是一个后端设计中最为重要的一部分。它直接影响芯片的PPA(power, performance and area)。一个好的floorplan能够明显缩短设计周期。Place Opt主要内容是调用工具的算法对标准单元进行自动摆放并进行timing、congestion的优化。目前的主流PR工具在这方面都比较成熟，有最新的ICC2、innovus等工具。Clock Concurrent Optimization Technology主要内容是根据floorplan和place的结果合理构建时钟树，并对有timing关系的clock进行balance。Post-CTS hold Opt主要是优化在长时钟树之前修复并优化时序问题。Routing包括布线后的优化，主要是调用PR工具的算法对design中的net进行自动布线，并在布线后继续优化timing, area和power等。Post-Route setup Opt、Post-Route holdup Opt主要是对setup、holdup进行时序优化。
随着电路设计复杂度的增加、电路性能要求的提高、芯片尺寸的减小和集成度密集化的增强等因素，这些新的变化都对芯片内的时序分析提出了更高的要求。静态时序分析是大规模集成电路设计中非常重要的一个环节，它能验证在时序上的正确性，并决定了设计是否能够在要求的工作频率下工作。静态时序分析（Static Timing Analysis,STA）是分析、测试并确认一个门级系统设计时序性能比较彻底的方法。在门级电路设计过程中,为了得到最佳的电路设计，在结构逻辑、电路布局布线等方面时序分析起着关键作用。
4. 研究方案
1.通过NC-Verilog软件来实现此次设计的仿真，该仿真包含原理图、波形等
2.通过EC软件来实现数字后端。后端包括floorplan、Place Opt、Clock Concurrent Optimization Technology、Post-CTS hold Opt、Routing、Post-Route setup Opt、Post-Route holdup Opt等过程。其中最重要的是Clock Concurrent Optimization Technology此过程，在后端实现时会产生一系列的错误，所以在后端实现时布局布线很重要。
5. 工作计划
第1-2周：文献调研及系统分析与设计,完成开题报告。
第3-4周：学习掌握半导体工艺后端工作流程及相关软件的使用。
第5-8周：完成后端实现阶段的布局布线,完成和优化时序规则检查、时序优化等问题。
以上是毕业论文开题报告，课题毕业论文、任务书、外文翻译、程序设计、图纸设计等资料可联系客服协助查找。
